Home
Giới thiệu
Tài khoản
Đăng nhập
Quên mật khẩu
Đổi mật khẩu
Đăng ký tạo tài khoản
Liệt kê
Công trình khoa học
Bài báo trong nước
Bài báo quốc tế
Sách và giáo trình
Thống kê
Công trình khoa học
Bài báo khoa học
Sách và giáo trình
Giáo sư
Phó giáo sư
Tiến sĩ
Thạc sĩ
Lĩnh vực nghiên cứu
Tìm kiếm
Cá nhân
Nội dung
Góp ý
Hiệu chỉnh lý lịch
Thông tin chung
English
Đề tài NC khoa học
Bài báo, báo cáo khoa học
Hướng dẫn Sau đại học
Sách và giáo trình
Các học phần và môn giảng dạy
Giải thưởng khoa học, Phát minh, sáng chế
Khen thưởng
Thông tin khác
Tài liệu tham khảo
Hiệu chỉnh
Số người truy cập: 109,883,143
KẾT TINH NHIỆT ĐỘ THẤP MÀNG MỎNG SILIC VÔ ĐỊNH HÌNH TRÊN ĐIỆN CỰC CỔNG ĐÁY BẰNG CÁCH SỬ DỤNG CÁC PHƯƠNG PHÁP LỚP KÍCH THÍCH KẾT TINH YSZ VÀ KẾT TINH PHA RẮN
Tác giả hoặc Nhóm tác giả:
Mai Thi Kieu Lien, Susumu Horita
Nơi đăng:
TC Khoa học và Giáo dục - Trường ĐHSP - ĐHĐN (Ngành Toán, Ngôn ngữ học, Văn học);
S
ố:
20(03);
Từ->đến trang
: 21;
Năm:
2016
Lĩnh vực:
Khoa học công nghệ;
Loại:
Bài báo khoa học;
Thể loại:
Trong nước
TÓM TẮT
Chúng tôi đã kết tinh thành công màng mỏng silic vô định hình (a-Si) ở nhiệt độ thấp bằng việc sử dụng lớp kích thích kết tinh ôxit zicôni được ổn định bằng ôxit yttri (YSZ) kết hợp với phương pháp kết tinh pha rắn (SPC). Màng mỏng silic đa tinh thể (poly-Si) được tạo thành từ phương pháp kết tinh này có thể áp dụng cho quá trình chế tạo transitor màng mỏng (TFTs). Khả năng ứng dụng lớp YSZ như một lớp cổng cách điện cũng được khảo sát bằng các phép đo tính chất điện như đo sự phụ thuộc của điện dung vào hiệu điện thế (C-V), sự phụ thuộc của cường độ dòng điện vào hiệu điện thế (I-V). Phép đo C-V cho thấy tính chất tại mặt phân cách giữa lớp YSZ và màng poly-Si là khá tốt. Hơn nữa, hiện tượng trễ khó quan sát thấy. Phép đo I-V cho thấy dòng điện rò là tương đối thấp. Điều này có nghĩa là lớp YSZ được tin tưởng là có thể hoạt động như một lớp cách điện tương đối tốt.
ABSTRACT
We have successfully crystallized amorphous silicon (a-Si) thin films at a low temperature by using the crystallization-induction layer of yttria stabilized zirconia (YSZ) in combination with solid-phase crystallization (SPC) methods. The obtained polycrystalline silicon (poly-Si) thin films via these methods can be implemented in TFTs fabrication. The capability of using the YSZ layer as an insulation gate was also investigated by means of electrical property measurements like the dependence of capacity on voltage (C-V), and the dependence of eclectric current power on voltage (I-V). The C-V measurement showed that interface properties between the YSZ layer and the crystallized Si film were relatively good. Moreover, hysteresis loops were hardly observed. The I-V measurement showed a relatively low leakage current. This means that the YSZ layer can operate reliably as a comparatively good insulator.
© Đại học Đà Nẵng
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn