Thông tin chung
  English
  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác
  Tài liệu tham khảo
  Hiệu chỉnh
 
Số người truy cập: 106,846,029

 Thiết kế và thực thi tích chập hai chiều trên board phát triển FPGA PYNQ-Z2
Tác giả hoặc Nhóm tác giả: Huỳnh Việt Thắng
Nơi đăng: Tạp chí Khoa học và Công nghệ Đại học Thái Nguyên; Số: 226(02);Từ->đến trang: 3-8;Năm: 2021
Lĩnh vực: Khoa học công nghệ; Loại: Bài báo khoa học; Thể loại: Trong nước
TÓM TẮT
Tích chập hai chiều là phép toán rất quan trọng đang được sử dụng phổ biến trong các lĩnh vực xử lý hình ảnh và mạng nơ-ron tích chập. Trong bài báo này, chúng tôi thiết kế và thực thi một mô-đun phần cứng thực hiện tính tích chập hai chiều để ứng dụng trong xử lý hình ảnh tốc độ cao. Mô-đun tích chập hai chiều được phát triển bằng ngôn ngữ mô tả phần cứng VHDL, được tổng hợp trên board phát triển PYNQ-Z2 của hãng Xilinx, và được đóng gói thành thư viện phần cứng để sử dụng trong môi trường phát triển ứng dụng Python cho các ứng dụng liên quan. Các kết quả đánh giá thực tế trên phần cứng cho thấy, sử dụng mô-đun tích chập hai chiều được thiết kế giúp cải thiện tốc độ thực thi lên đến 9 lần so với thực thi bằng phần mềm, và vì vậy có tiềm năng ứng dụng trong triển khai các thiết kế phần cứng dựa trên FPGA cho các ứng dụng xử lý hình ảnh, nhận dạng mẫu và học sâu.
ABSTRACT
Two-dimensional (2D) convolution is a very important operation commonly used in the fields of image processing and convolution neural networks. In this paper, we designed and implemented a hardware module that performs two-dimensional convolution for use in high-speed image processing. The convolution module was developed using hardware description language VHDL, synthesized on Xilinx's PYNQ-Z2 development board, and packed into a hardware library for use in Python development environments for related applications. Evaluation results showed that using the designed two dimensional convolution module could improve the performance of the convolution operation by a factor of up to 9 times compared with the performance of the software implementation. The design has shown its potential in implementing FPGA-based hardware designs for image processing, pattern recognition, and deep learning applications.
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn