Home
Giới thiệu
Tài khoản
Đăng nhập
Quên mật khẩu
Đổi mật khẩu
Đăng ký tạo tài khoản
Liệt kê
Công trình khoa học
Bài báo trong nước
Bài báo quốc tế
Sách và giáo trình
Thống kê
Công trình khoa học
Bài báo khoa học
Sách và giáo trình
Giáo sư
Phó giáo sư
Tiến sĩ
Thạc sĩ
Lĩnh vực nghiên cứu
Tìm kiếm
Cá nhân
Nội dung
Góp ý
Hiệu chỉnh lý lịch
Thông tin chung
English
Đề tài NC khoa học
Bài báo, báo cáo khoa học
Hướng dẫn Sau đại học
Sách và giáo trình
Các học phần và môn giảng dạy
Giải thưởng khoa học, Phát minh, sáng chế
Khen thưởng
Thông tin khác
Tài liệu tham khảo
Hiệu chỉnh
Số người truy cập: 106,048,751
Thực hiện khối tách biên ảnh trên FPGA
abortion stories gone wrong
how to abort at home
teenage abortion facts
Tác giả hoặc Nhóm tác giả:
Trần Nhật Tin; Lê Thanh Lâm; Huỳnh Việt Thắng
Nơi đăng:
Tạp chí Khoa học Công nghệ ĐHĐN;
S
ố:
Số 9(82).2014;
Từ->đến trang
: 25;
Năm:
2014
Lĩnh vực:
Khoa học công nghệ;
Loại:
Bài báo khoa học;
Thể loại:
Trong nước
TÓM TẮT
Bài báo này sẽ trình bày một ứng dụng của công nghệ vi mạch logic khả trình FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong thiết kế và phát triển thuật toán tách biên ảnh trên phần cứng cấu hình lại FPGA. Bài báo trình bày quy trình thiết kế và đánh giá hai bộ tách biên ảnh thông dụng sử dụng hai mặt nạ thông dụng là mặt nạ Sobel và mặt nạ Prewitt trên phần mềm Matlab Simulink và trên board mạch phát triển Virtex-5 FPGA của hãng Xilinx. Thông qua ví dụ thiết kế này, một quy trình đồng thiết kế và kiểm tra trên phần mềm và phần cứng cho các ứng dụng xử lý tín hiệu trên FPGA được trình bày, giúp ích cho việc phát triển nhanh các thuật toán xử lý tín hiệu và các ứng dụng liên quan trên FPGA.
ABSTRACT
This paper presents an application of the FPGA and the Xilinx System Generator tool in designing and developing the edge detection algorithm on the FPGA hardware platform. The paper shows the process of designing and evaluating the two edge detectors using Sobel and Prewitt masks on both Matlab Simulink and Virtex-5 FPGA boards. This example illustrates the process of co-designing and monitoring software and hardware for the FPGA digital signal processing applications, helping to accelerate the signal processing algorithms and the FPGA-related applications.
walgreens pharmacy coupon
site
promo codes walgreens
© Đại học Đà Nẵng
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn