Home
Giới thiệu
Tài khoản
Đăng nhập
Quên mật khẩu
Đổi mật khẩu
Đăng ký tạo tài khoản
Liệt kê
Công trình khoa học
Bài báo trong nước
Bài báo quốc tế
Sách và giáo trình
Thống kê
Công trình khoa học
Bài báo khoa học
Sách và giáo trình
Giáo sư
Phó giáo sư
Tiến sĩ
Thạc sĩ
Lĩnh vực nghiên cứu
Tìm kiếm
Cá nhân
Nội dung
Góp ý
Hiệu chỉnh lý lịch
Thông tin chung
English
Đề tài NC khoa học
Bài báo, báo cáo khoa học
Hướng dẫn Sau đại học
Sách và giáo trình
Các học phần và môn giảng dạy
Giải thưởng khoa học, Phát minh, sáng chế
Khen thưởng
Thông tin khác
Tài liệu tham khảo
Hiệu chỉnh
Số người truy cập: 107,309,149
Thiết kế DDR3 SDRAM CONTROLLER trên nền tảng FPGA
Tác giả hoặc Nhóm tác giả:
Phạm Văn Phát*
Nơi đăng:
Tạp chí Khoa học Công nghệ ĐHĐN
abortion stories gone wrong
information about abortions
teenage abortion facts
cvs weekly sale
cvs print
prescription savings cards
;
S
ố:
Số 03(88).2015;
Từ->đến trang
: 74;
Năm:
2015
Lĩnh vực:
Xã hội nhân văn;
Loại:
Bài báo khoa học;
Thể loại:
Trong nước
TÓM TẮT
DDR3 SDRAM là bộ nhớ bán dẫn được sử dụng phổ biến nhất hiện nay. Để truy cập bộ nhớ, yêu cầu hệ thống cần có khối điều khiển bộ nhớ(MC). MC thực hiện các chức năng điều khiển ghi và đọc dữ liệu, làm tươi dữ liệu lưu trữ trên SDRAM với nhiều chế độ hoạt động khác nhau. Trong các hệ thống phức tạp MC giữ vai trò như một trọng tài đảm bảo việc truy cập lên SDRAM đạt hiệu quả cao nhất. Bài báo này trình bày các nghiên cứu, thiết kế khối điều khiển bộ nhớ cho DDR3 SDRAM; bao gồm việc thiết kế giản đồ máy trạng thái(FSM), mô phỏng các chức năng như thiết lập trạng thái khởi động, thiết lập các chế độ hoạt động, hoạt động làm tươi, ghi đọc dữ liệu trên SDRAM theo tiêu chuẩn JEDEC và các đặc tả kỹ thuật của MICRON. Thiết kế cấu trúc, tổng hợp và mô phỏng các hoạt động của MC được thực hiện trên phần mềm ISE14.3 của Xilinx.
marriage affairs
blog.ivanovtech.com
i want an affair
ABSTRACT
DDR3 SDRAM is most commonly used today. To access memory, the system should have the Memory Controller block(MC). The main function of the MC is to control activities write, read and refresh data on the RAM with many different operating modes. In the multi-system, MC acts as an arbiter in order to ensure access to the RAM with the highest efficiency. This paper presents the research and designs MC for DDR3 SDRAM including the design of functional blocks, Finite State Machine(FSM), simulating the basic functions such as setting the starting status, setting modes, refreshing, reading and writing data on the Ram according to JEDEC standards and specification of MICRON. Design of architecture, synthesis and simulation of the operations of the MC is performed in ISE14.3 software by Xilinx.
marriage affairs
open
i want an affair
© Đại học Đà Nẵng
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn