Thông tin chung
  English
  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác
  Tài liệu tham khảo
  Hiệu chỉnh
 
Số người truy cập: 103,561,561

[1] Đề tài cấp ĐHĐN: Nghiên cứu và thiết kế DDR3 Memory Controller IP Core trên nền công nghệ FPGA. Chủ nhiệm: ThS. Phạm Văn Phát. Thành viên: KS. Tạ Quốc Việt. Mã số: Đ2013- 06- 11- BS. Năm: 2014. (Jun 19 2015 10:53AM)
[2] Đề tài cấp Bộ: Phát triển các thuật toán nâng cao chất lượng tiếng nói trong miền tần số và miền wavelet. Chủ nhiệm: TS. Phạm Văn Tuấn. Thành viên: TS. Ngô Văn Sỹ, ThS. Hoàng Lê Uyên Thục, ThS. Phạm Văn Phát, TS. Vũ Hải Quân, TS. Eric Castelli, GS. Gernot Kubin. Mã số: B2010-ĐN02-61. Năm: 2011. (Nov 23 2014 10:11AM)
[3] Đề tài cấp Bộ: Nghiên cứu, thiết kế và xây dựng mô hình mạng vi điều khiển ứng dụng trong điều khiển công nghiệp. Chủ nhiệm: ThS. Ngyễn Văn Tiến. Thành viên: ThS. Phạm Văn Phát, ThS. Phan Ngọc Kỳ. Mã số: B2010-ĐN06-10. Năm: 2011. (Nov 23 2014 10:13AM)
[4] Đề tài cấp ĐHĐN: Nghiên cứu, xây dựng mô hình thực hành tổng đài nội bộ. Chủ nhiệm: Phạm Văn Phát. Mã số: T05-17-70. Năm: 2005. (Nov 24 2014 7:22AM)
[5] Đề tài cấp ĐHĐN: Nghiên cứu, thiết kế mô hình ứng dụng vào giảng dạy thực hành điện tử. Chủ nhiệm: Phạm Văn Phát. Mã số: T03-17-54. Năm: 2003. (Nov 24 2014 7:27AM)
[6] Đề tài cấp ĐHĐN: Nghiên cứu, xây dựng và thiết kế các bộ thí nghiệm điện tử theo module. Chủ nhiệm: Phạm Văn Phát. Thành viên: . Mã số: T02-17-08. Năm: 2002. (Nov 24 2014 7:15AM)
[7] Đề tài cấp ĐHĐN: Nghiên cứu, thiết kế bộ thí nghiệm điện tử tổng hợp. Chủ nhiệm: Phạm Văn Phát. Thành viên: . Mã số: T01-17-13. Năm: 2001. (Nov 24 2014 7:20AM)
  
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn