MC cho DDR3 SDRAM được thiết kế với 03 khối chức năng: giao tiếp người dùng, khởi tạo và giao tiếp SDRAM. Thiết kế sử dụng phần mềm ISE, mô phỏng với cấu hình nhúng trên phần cứng Spartan6 FPGA. Các kết quả mô phỏng cho thấy hoạt động của MC đúng với tiến trình thiết kế trạng thái máy FSM. MC thực hiện các bước khởi tạo hoàn chỉnh đúng tiêu chuẩn khuyến nghị của JEDEC. Trong giai đoạn khởi tạo, MC thực hiện Set mode cho DDR3 với 4 mode hoạt động MR0, MR1, MR2, MR3 được thiết lập. Hoạt động Set mode cũng đã được mô phỏng và cho kết quả tốt. Hoạt động Read/Write dữ liệu lên DDR3 SDRAM cũng được mô phỏng và cho kết quả chính xác. MC thiết kế cho DDR3 SDRAM hoạt động ở tốc độ cao, tần số 310MHz.