Thông tin chung
  English
  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác
  Tài liệu tham khảo
  Hiệu chỉnh
 
Số người truy cập: 109,413,855

 A novel LMS-based calibration scheme for fractional-N digital PLLs
Tác giả hoặc Nhóm tác giả: Tuan Minh Vo, Carlo Samori, Salvatore Levantino
Nơi đăng: 2018 IEEE International Symposium on Circuits and Systems (ISCAS); Số: 000;Từ->đến trang: 1-4;Năm: 2018
Lĩnh vực: Kỹ thuật; Loại: Bài báo khoa học; Thể loại: Quốc tế
TÓM TẮT

ABSTRACT
In today's fractional-N phase-locked loops, digital-to-time converters are commonly used to cancel the quantization noise of the divider modulus, and a least-mean squares loop is used to adapt the gain of the cancellation path. Unfortunately, a trade-off exists between the time range needed to the digital-to-time converter and the speed of convergence of the calibration. In this paper, a novel scheme significantly relaxing this trade-off and allowing for a low-power implementation of both the digital-to-time converter and the calibration loop, is introduced. The effectiveness of the proposed concept is verified via behavioral simulations in the presence of circuits non-idealities, showing a reduction of at a least a factor of 5× in the settling time of the calibrated coefficient.
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn