Thông tin chung

  English

  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác

  Tài liệu tham khảo

  Hiệu chỉnh

 
Số người truy cập: 74,986,481

 A 10-bit, 290fJ/conv. steps, 0.13mm2, Zero-Static Power, Self-Timed Capacitance to Digital Converter
Tác giả hoặc Nhóm tác giả: Tuan Minh Vo, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa
Nơi đăng: SSDM Conference 2009; Số: C-2-4;Từ->đến trang: 78-79;Năm: 2009
Lĩnh vực: Kỹ thuật; Loại: Bài báo khoa học; Thể loại: Quốc tế
TÓM TẮT

ABSTRACT
This paper presents an ultra-low power 10-bit capacitance to digital converter. Full dynamic circuits realize zero-static power and ultra-low FoM of 290fJ/conv. steps. It, for example, consumes only 2nA at sampling frequency of 30Hz. A differential architecture keeps the linearity error small up to the Nyquist frequency of sensor capacitance variation. It doesn’t require any clocks since it can generate clock signal self consistently and hence suitable for micro systems. The prototype was fabricated in 0.18μm CMOSprocess. Measured data fit with the real sensor characteristic precisely. These features are suitable for in-vivo medical systems or sensor-telemetry micro systems because of the ultra-low power and zero-static current operation with the high precision measure of pressure in asynchronous micro control systems.Keywords: differential architecture, capacitance-to-digital converter and zero-static power.
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn