Huỳnh Việt Thắng
 

  Thông tin chung

  English

  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác

  Tài liệu tham khảo

  Hiệu chỉnh

 
Số người truy cập: 40,153,918

 
Mục này được 20554 lượt người xem
Họ và tên:  Huỳnh Việt Thắng
Giới tính:  Nam
Năm sinh:  00/00/1980
Nơi sinh: Đà Nẵng
Quê quán Hội An, Quảng Nam
Tốt nghiệp ĐH chuyên ngành:  Điện Tử Viễn Thông; Tại: Trường Đại học Bách Khoa Đà Nẵng
Đơn vị công tác: Khoa Điện tử Viễn thông; Trường Đại học Bách Khoa
Học vị: Tiến sĩ; năm: 2012; Chuyên ngành: Điện - Điện tử; Tại: Đại học Kỹ thuật Graz (TUGraz), Cộng hòa Áo (Austria)
Dạy CN: Điện Tử - Viễn Thông
Lĩnh vực NC: Tính toán cấu hình lại, mạng nơ-ron nhân tạo và học máy, hệ thống nhúng, Affine Arithmetic và ứng dụng, mạng trên chíp [Reconfigurable Computing (FPGA), Deep Neural Network & Machine Learning, Embedded Systems, Affine Arithmetic & Applications, Network-on-Chip]
Ngoại ngữ: Tiếng Anh
Địa chỉ liên hệ: Khoa Điện Tử - Viễn Thông, Trường Đại học Bách Khoa, 54 Nguyễn Lương Bằng, TP Đà Nẵng
Điện thoại: (+84) 2363-841287; Mobile: 
Email: thanghv@dut.udn.vn;
 Quá trình giảng dạy và công tác
 - Từ 11/2003 - 10/2005: Trợ giảng, Khoa Điện Tử - Viễn Thông, trường Đại học Bách Khoa Đà Nẵng

- Từ 11/2005 - 09/2008: Giảng viên, Khoa Điện Tử - Viễn Thông, trường Đại học Bách Khoa Đà Nẵng

- 10/2008 - 07/2012: PhD student, Signal Processing and Speech Communication Laboratory (SPSC), Graz University of Technology (TU Graz), Graz, Austria

- Từ 08/2012 đến nay: Giảng viên, Khoa Điện Tử - Viễn Thông, trường Đại học Bách Khoa Đà Nẵng



 Các công trình khoa học
[1] Đề tài cấp Bộ: Nghiên cứu thiết kế lõi IP mạng nơ ron nhân tạo cho nhận dạng mẫu trên phần cứng FPGA [website: https://sites.google.com/site/nnfpga]. Chủ nhiệm: Huỳnh Việt Thắng. Thành viên: Hoàng Lê Uyên Thục, Vũ Vân Thanh, Huỳnh Minh Vũ. Mã số: B2016-DNA-39-TT. Năm: 2018. (Mar 13 2017 10:30PM)
[2] Đề tài Khác: Distributed Computing and Information Processing (DICIP) - in the framework of Austrian National Research Network on Signal and Information Processing for Science and Engineering (NFN-SISE). Chủ nhiệm: Wilfried Gansterer. Thành viên: University of Vienna, Graz University of Technology, Austria. Mã số: NA. Năm: 2011. (Mar 13 2017 11:01PM)
  
 Các bài báo, báo cáo khoa học
TRONG NƯỚC:
[1]Bài báo: A framework for customizable deep neural network hardware generation on FPGA. Tác giả: Huỳnh Việt Thắng, Huỳnh Minh Vũ, Hồ Phước Tiến. Tạp chí KHCN ĐHĐN. Số: 11(120).2017. Trang: 68-71. Năm 2017. (Nov 16 2017 11:04PM)
[2]Bài báo: Design of Artificial Neural Network Architecture for Handwritten Digit Recognition on FPGA. Tác giả: Huỳnh Việt Thắng. Tạp chí Khoa học Công nghệ ĐHĐN. Số: 11(108).2016 - Quyển 2. Trang: 207-210. Năm 2016. (Nov 17 2016 4:06PM)
[3]Bài báo: An Embedded System for Face Recognition based on Raspberry Pi and Support Vector Machines. Tác giả: Hồ Anh Trang, Hồ Phước Tiến, Huỳnh Việt Thắng. Tạp chí Khoa học Công nghệ ĐHĐN. Số: 11(108).2016 - Quyển 2. Trang: 290-293. Năm 2016. (Nov 17 2016 4:18PM)
[4]Bài báo: Nhận dạng khuôn mặt trên máy tính nhúng Raspberry Pi. Tác giả: Trương Văn Trương, Huỳnh Việt Thắng*. Tạp chí Khoa học Công nghệ ĐHĐN. Số: Số 1(98).2016. Trang: 122. Năm 2016. (Mar 31 2016 8:35AM)
[5]Bài báo: Về một kiến trúc mạng nơ-ron nhân tạo trên FPGA ứng dụng trong nhận dạng chữ số viết tay. Tác giả: Nguyễn Thị Kim Anh, Nguyễn Trường Thọ, Huỳnh Việt Thắng. Hội thảo quốc gia về Điện tử, Truyền thông và Công nghệ thông tin năm 2015 (REV-ECIT). Số: ISBN: 978-604-67-0635-9. Trang: 253-256. Năm 2015. (Dec 6 2015 1:12PM)
[6]Bài báo: Thực hiện khối tách biên ảnh trên FPGA. Tác giả: Trần Nhật Tin; Lê Thanh Lâm; Huỳnh Việt Thắng. Tạp chí Khoa học Công nghệ ĐHĐN. Số: Số 9(82).2014. Trang: 25. Năm 2014. (Nov 3 2014 2:33PM)
[7]Bài báo: On the rounding error of fused multiply-accumulate based floating-point dot-product architectures. Tác giả: Huynh Viet Thang. Tạp chí khoa học công nghệ ĐHĐN
cvs weekly sale cvs print prescription savings cards
. Số: NA. Trang: NA. Năm 2012.
(Dec 1 2012 8:22PM)
[8]Bài báo: Towards Efficient Implementation of Neural Networks with Reduced Precision Floating-Point Parameters. Tác giả: Huynh Viet Thang & Nguyen Hai Trieu Anh. ICBSBE 2012. Số: NA. Trang: NA. Năm 2012. (Dec 1 2012 8:32PM)
[9]Bài báo: THỰC HIỆN NETWORK-ON-CHIP (NoC) TRÊN NỀN FPGA. Tác giả: HUỲNH VIỆT THẮNG, Trường ĐHBK, ĐHĐN, PHẠM NGỌC NAM, Trường ĐHBK Hà Nội. Tạp chí Khoa học và Công nghệ - Đại học Đà Nẵng
cvs weekly sale shauneutsey.com prescription savings cards
. Số: 22. Trang: p.19-25. Năm 2007.
(Jan 28 2011 11:16PM)
[10]Bài báo: Nghiên cứu về Network-on-Chip và thực hiện Network-on-Chip trên nền FPGA (LV thạc sỹ kỹ thuật - tiếng Việt) [online: https://sites.google.com/site/hvthangete/publication]. Tác giả: Huỳnh Việt Thắng. Đại học Đà Nẵng. Số: NA. Trang: 94. Năm 2007. (Mar 31 2017 10:50AM)
QUỐC TẾ:
[1]Article: Performance Enhancement of Encryption and Authentication IP cores for IPSec based on Multiple-Core Architecture and Dynamic Partial Reconfiguration on FPGA. Authors: Tuan Nguyen Trong, Nguyen Van Cuong, Thang Viet Huynh, Yen Luong, Hai Dang. SigTelCom 2018 (IEEE) [DOI: 10.1109/SIGTELCOM.2018.8325775]. No: NA. Pages: 126-131. Year 2018. (Nov 16 2017 11:08PM)
[2]Article: A Customized Hardware Architecture for MultiLayer Artificial Neural Networks on FPGA. Authors: Huỳnh Minh Vũ, Huỳnh Việt Thắng. Advances in Intelligent Systems and Computing, Information Systems Design and Intelligent Applications, vol 672. Springer, Singapore [DOI: https://doi.org/10.1007/978-981-10-7512-4_63]. No: 672. Pages: 637-644. Year 2018. (Dec 8 2017 1:18PM)
[3]Article: Deep Neural Network Accelerator based on FPGA. Authors: Thang Viet Huynh. The 4th NAFOSTED Conference on Information and Computer Science (NICS) 2017 (IEEE) [DOI: 10.1109/NAFOSTED.2017.8108073]. No: NA. Pages: 254-257. Year 2017. (Oct 15 2017 2:14PM)
[4]Article: Evaluation of Artificial Neural Network Architectures for Pattern Recognition on FPGA. Authors: Thang Viet Huynh. International Journal of Computing and Digital Systems (ISSN: 2210-142X) DOI: http://dx.doi.org/10.12785/ijcds/060305. No: Volume 6 - Issue 3. Pages: 133-138. Year 2017. (Apr 27 2017 10:57PM)
[5]Article: A framework for floating-point bit-width allocation in hardware implementation of signal processing algorithms. Authors: Huynh Viet Thang. Proc. of The first International Conference on Advanced Technologies in Electrical, Electronic and Communication Engineering (ICATEC) 2016. No: NA. Pages: 58-61. Year 2016. (Aug 22 2016 11:28PM)
[6]Article: Hardware cost of reduced precision floating-point neural network architecture of FPGA. Authors: Huynh Viet Thang. 2nd Intl. workshop on Industrial IT Convergence (WIITC) 2014. No: 2. Pages: 45-48. Year 2014. (Mar 11 2014 9:07AM)
[7]Article: Design space exploration for a single-FPGA handwritten digit recognition system. Authors: Thang Viet Huynh. in Proc. of IEEE ICCE-2014 "The 5th International Conference on Communications and Electronics". No: NA. Pages: 291-296. Year 2014. (May 1 2014 2:43PM)
[8]Article: Evaluation of the Stretch S6 Hybrid Reconfigurable Embedded CPU Architecture for Power-Efficient Scientific Computing. Authors: T. V. Huynh, M. Mücke, and W. N. Gansterer. Procedia Computer Science, Volume 9, 2012, Pages 196-205, ISSN 1877-0509, [DOI: https://doi.org/10.1016/j.procs.2012.04.021]. No: 9. Pages: 196-205. Year 2012. (Mar 1 2012 2:47PM)
[9]Article: Efficient Floating-Point Implementation of Signal Processing Algorithms on Reconfigurable Hardware. Authors: Thang Viet Huynh. Ph.D thesis, Graz University of Technology, Austria [available in EURASIP library: http://theses.eurasip.org/theses/446/efficient-floating-point-implementation-of-signal/]. No: NA. Pages: NA. Year 2012. (Mar 11 2014 9:13AM)
[10]Article: Native Double-Precision LINPACK Implementation on a Hybrid Reconfigurable CPU. Authors: Thang V. Huynh, Manfred Mücke, Wilfried N. Gansterer. In 18th Reconfigurable Architectures Workshop (IEEE-RAW), May 16-20, 2011, Anchorage, Alaska, USA [DOI: http://dx.doi.org/10.1109/IPDPS.2011.156]. No: 10. Pages: 10-13. Year 2011. (Feb 26 2011 3:06PM)
[11]Article: Error Analysis and Precision Estimation for Floating-Point Dot-Products using Affine Arithmetic. Authors: Thang Viet Huynh, Manfred Mücke. in The 2011 International Conference on Advanced Technology for Communications (IEEE-ATC), Aug 2-4, Danang, Vietnam. [DOI: http://dx.doi.org/10.1109/ATC.2011.6027495]
walgreens pharmacy coupon site promo codes walgreens
. No: NA. Pages: 319-322. Year 2011.
(Jun 15 2011 9:31PM)
[12]Presentations: Exploiting Reconfigurable Hardware to Provide Native Support of Double Precision Arithmetic on Embedded CPUs. Authors: Thang Viet Huynh, Manfred Mücke. Research Poster at International Supercomputing Conference 2010 (ISC'10), May 30 - June 03, 2010, Hamburg, Germany. Year 2010. (Feb 4 2011 2:38PM)
[13]Article: Prototyping of a Network-on-Chip on Spartan 3E FPGA. Authors: Huynh Viet Thang, Pham Ngoc Nam
cvs weekly sale cvs print prescription savings cards
. IEEE-ICCE 2008, 2nd International Conference on Communications and Electronics. No: [http://dx.doi.org/10.1109/CCE.2008.4578927]. Pages: pp.24-28. Year 2008. (Jan 30 2011 8:01PM)
  
 Hướng dẫn Sau đại học
SttHọ và Tên, Tên đề tàiTrình độCơ sở đào tạoNăm hướng dẫnBảo vệ năm
[1]Huỳnh Minh Vũ
Đề tài: Nghiên cứu và thực hiện kiến trúc mạng nơ-ron nhân tạo lan truyền thẳng nhiều lớp trên FPGA

 Thạc sĩ

 Đại học Đà Nẵng

 2016

 2017

[2]Hồ Anh Trang
Đề tài: Đánh giá hiệu năng các phương pháp nhận dạng mặt người trên hệ thống nhúng

 Thạc sĩ

 Đại học Đà Nẵng

 2015

 2016

[3]Nguyễn Văn Thiên
Đề tài: Thiết kế, thi công hệ thống giám sát và cảnh báo các thông số môi trường cho phòng thí nghiệm VILAS 258

 Thạc sĩ

 Đại học Đà Nẵng

 2014

 2015

[4]Lưu Thành Bắc
Đề tài: Thiết kế và thi công Robot bám đuổi đối tượng trên nền hệ thống nhúng

 Thạc sĩ

 Đại học Đà Nẵng

 2014

 2015

[5]Lương Thị Thiên Nga
Đề tài: Nghiên cứu các mã sửa lỗi và ứng dụng trong hệ thống OFDM

 Thạc sĩ

 Đại học Đà Nẵng

 2014

 2015

[6]Nguyễn Thị Kim Anh
Đề tài: Ứng dụng mạng Nơ-ron nhân tạo trong nhận dạng chữ số viết tay trên FPGA

 Thạc sĩ

 Đại học Đà Nẵng

 2015

 2015

[7]Trương Văn Trương
Đề tài: Nghiên cứu phát triển hệ thống nhận dạng mặt người ứng dụng trong bảo mật

 Thạc sĩ

 Đại học Đà Nẵng

 2015

 2015

[8]Bùi Tấn Hùng
Đề tài: Nghiên cứu tiêu chuẩn mã hóa video tiên tiến H.264

 Thạc sĩ

 Đại học Đà Nẵng

 2013

 2014

[9]Phạm Phan Tuyết Lê
Đề tài: Nghiên cứu phương pháp đo lưu lượng dòng chảy ứng dụng kỹ thuật siêu âm

 Thạc sĩ

 Đại học Đà Nẵng

 2013

 2014

[10]Phạm Minh Hải
Đề tài: Nghiên cứu kỹ thuật lập lịch QoS để nâng cao chất lượng dịch vụ trong mạng LTE

 Thạc sĩ

 Đại học Đà Nẵng

 2013

 2014

[11]Võ Hoàng Nam
Đề tài: Nghiên cứu giải pháp đảm bảo chất lượng dịch vụ Video Conference trong mạng LTE

 Thạc sĩ

 Đại học Đà Nẵng

 2013

 2014

  
 Khen thưởng
[1] Chiến sĩ thi đua cơ sở. Năm: 2013, 2015, 2017, 2018.
  
 Các học phần và môn giảng dạy
SttTên mônNăm bắt đầuĐối tượngNơi dạy
[1]Thiết kế ASIC
Ngành: Kỹ thuật điện tử viễn thông
 2013 Học viên cao học Kỹ thuật Điện tử  Trường Đại học Bách khoa, ĐHĐN
[2]Chuyên đề KTĐT
Ngành: Kỹ thuật điện tử viễn thông
 2013 SV đại học ngành Điện tử - Viễn thông  Trường Đại học Bách khoa, ĐHĐN
[3]Kỹ thuật Số
Ngành: Kỹ thuật điện tử viễn thông
 2005 SV đại học ngành Điện tử - Viễn thông  Trường Đại học Bách khoa, ĐHĐN
  
 Thông tin khác
  A complete list of publications is available at my CiteULike (BiBTeX is included). For those who cannot access these publications from public resources (e.g., Internet) please write to <thang143@gmail.com> for relevant PDF copies.
  
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn