Võ Tuấn Minh
 

  Thông tin chung

  English

  Đề tài NC khoa học
  Bài báo, báo cáo khoa học
  Hướng dẫn Sau đại học
  Sách và giáo trình
  Các học phần và môn giảng dạy
  Giải thưởng khoa học, Phát minh, sáng chế
  Khen thưởng
  Thông tin khác

  Tài liệu tham khảo

  Hiệu chỉnh

 
Số người truy cập: 96,069,356

 
Mục này được 25755 lượt người xem
Họ và tên:  Võ Tuấn Minh
Giới tính:  Nam
Năm sinh:  21/12/1982
Nơi sinh: Bình Định
Quê quán Liên Thủy, Lệ Thủy, Quảng Bình
Tốt nghiệp ĐH chuyên ngành:  Kĩ thuật Điện; Tại: Tokyo Institute of Technology
Đơn vị công tác: Khoa Điện tử Viễn thông; Trường Đại học Bách Khoa
Học vị: Tiến sĩ; năm: 2019; Chuyên ngành: Điện tử; Tại: Politecnico di Milano
Dạy CN: Lý thuyết Mạch điện tử 2, Thiết kế vi mạch
Lĩnh vực NC: Thiết kế ADC, PLL công nghệ CMOS
Ngoại ngữ: Tiếng Nhật, Tiếng Anh
Điện thoại: Đăng nhập để thấy thông tin; Mobile: Đăng nhập để thấy thông tin
Email: Đăng nhập để thấy thông tin
 Các công trình khoa học
[1] Đề tài cấp ĐHĐN: Nghiên cứu về kỹ thuật hỗ trợ đồng bộ tần số cho vòng khóa pha bội số thập phân kỹ thuật số kiểu bang-bang. Chủ nhiệm: Võ Tuấn Minh. Thành viên: Ngô Minh Trí, Trần Anh Kiệt. Mã số: B2019-DN02-72. Năm: 2022. (Mar 27 2022 11:45AM)
[2] Đề tài cấp cơ sở: Thiết bị theo dõi và giám sát trẻ không thể tách rời. Chủ nhiệm: Võ Tuấn Minh. Thành viên: Nguyễn Huỳnh Nhật Thương, Nguyễn Thùy Nhiên, Trần Đình Thiện Quang. Mã số: T2020-02-05MSF. Năm: 2021. (Oct 23 2021 4:50PM)
[3] Đề tài cấp cơ sở: Nghiên cứu và ứng dụng phần mềm thiết kế vi mạch điện tử Cadence vào giảng dạy tại khoa Điện tử Viễn thông. Chủ nhiệm: Võ Tuấn Minh. Thành viên: KS. Nguyễn Thế Nghĩa. Mã số: T2013-02-70. Năm: 2013. (Mar 26 2014 4:49PM)
  
 Các bài báo, báo cáo khoa học
TRONG NƯỚC:
[1]Bài báo: Phân tích sự ảnh hưởng của độ phân giải bộ chuyển đổi số / thời gian khi được sử dụng trong vòng khóa pha số Bang-Bang kiểu bội số thập phân-N. Tác giả: Võ Tuấn Minh, Lê Quốc Khánh, Trần Quốc Huy, Ngô Minh Trí
. TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG. Số: Vol. 20, no. 4. Trang: 68-73. Năm 2022.
(May 23 2022 11:35AM)
[2]Bài báo: Cập nhật chương trình từ xa cho thiết bị nhúng có kết nối Internet. Tác giả: Nguyễn Huỳnh Nhật Thương, Trần Thụy Ngọc Hằng, Nguyễn Hoàng Phương Trinh, Võ Tuấn Minh. TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG. Số: Vol. 19, no. 9. Trang: 5-10. Năm 2021. (Aug 11 2021 9:52AM)
[3]Bài báo: A Tracking Bracelet Device for Kids with Detachment Warning Function. Tác giả: Thuy Nhien Nguyen, Dinh Thien Quang Tran, Huynh Nhat Thuong Nguyen, Tuan Minh Vo*. UD - JOURNAL OF SCIENCE AND TECHNOLOGY: ISSUE ON INFORMATION AND COMMUNICATIONS TECHNOLOGY. Số: Vol. 12, no. 2. Trang: 1-9. Năm 2021. (Jan 30 2022 3:07PM)
[4]Bài báo: Analysis of First- and Second-Order Digital DS Modulator Used in Fractional-N PLLs. Tác giả: Tuan Minh Vo. UD - JOURNAL OF SCIENCE AND TECHNOLOGY: ISSUE ON INFORMATION AND COMMUNICATIONS TECHNOLOGY. Số: Vol. 12, no. 2. Trang: 10-16. Năm 2021. (Jan 30 2022 3:11PM)
[5]Bài báo: A Novel Parallel DTC Segmentation Scheme for Fractional-N Digital PLLs. Tác giả: Tuan Minh Vo. Journal of Science and Technology: Issue on Information and Communications Technology. Số: 18. Trang: 1-7. Năm 2020. (May 5 2020 2:52PM)
QUỐC TẾ:
[1]Article: Fast-Switching Technique for Fractional-N Digital Bang-Bang PLL Based Frequency Synthesizers. Authors: Tuan Minh Vo. IEEE Transactions on Circuits and Systems II: Express Briefs. No: 69 (4). Pages: 2001-2005. Year 2022. (Dec 21 2021 10:59AM)
[2]Article: An 8.25b-ENOB 100kSps 290fJ-FoM Asynchronous SAR Capacitance to Digital Converter. Authors: Tuan Minh Vo. AEU - International Journal of Electronics and Communications. No: 153. Pages: 154286. Year 2022. (Jun 24 2022 12:05PM)
[3]Article: A Fast-Lock Technique for Digital Sub-Sampling Fractional-N Phase-Locked-Loops. Authors: Tuan Minh Vo, Tri Ngo-Minh. IEEE 9th International Conference on Communications and Electronics. No: 0. Pages: 185-189. Year 2022. (Jul 29 2022 2:55PM)
[4]Article: Analysis of Frequency-Aid Technique for Fractional-N Digital BB-PLLs in Time-Domain. Authors: Tuan Minh Vo. IEEE Transactions on Circuits and Systems II: Express Briefs. No: 67 (12). Pages: 2888 - 2892. Year 2020. (Apr 3 2020 1:35PM)
[5]Article: A Non-Overlapping Frequency Aid Technique for Fractional-N Digital Bang-Bang PLLs
.
Authors: Tuan Minh Vo. 2019 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). No: 0. Pages: 1-4. Year 2019.
(Nov 10 2019 4:02PM)
[6]Article: Analysis of LMS Gain Variation in DTC-Based Fractional-N Digital PLLs
.
Authors: Tuan Minh Vo. 2019 IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics (PrimeAsia). No: 0. Pages: 5-8. Year 2019.
(Nov 10 2019 4:05PM)
[7]Article: A novel LMS-based calibration scheme for fractional-N digital PLLs. Authors: Tuan Minh Vo, Carlo Samori, Salvatore Levantino. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). No: 000. Pages: 1-4. Year 2018. (May 18 2018 8:33PM)
[8]Article: A novel segmentation scheme for DTC-based ΔΣ fractional-N PLL. Authors: Tuan Minh Vo, Carlo Samori, Andrea L. Lacaita, Salvatore Levantino. 2017 IEEE International Symposium on Circuits and Systems (ISCAS). No: 10.1109/ISCAS.2017.8050285. Pages: 1-4. Year 2017. (Nov 6 2017 6:57PM)
[9]Article: An automatic dynamic range adaptation algorithm for capacitive sensor interface circuits. Authors: Tuan Minh Vo, Akira Matsuzawa. 2017 IEEE European Conference on Circuit Theory and Design (ECCTD). No: 10.1109/ECCTD.2017.8093283. Pages: 1-4. Year 2017. (Nov 6 2017 7:01PM)
[10]Article: Analysis of Fractional-N Bang-Bang Digital PLLs using Phase Switching Technique. Authors: Tuan Minh Vo, Salvatore Levantino, Carlo Samori. 2016 IEEE 12th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME). No: 16176894. Year 2016. (Aug 27 2016 1:17AM)
[11]Article: A 10-bit, 290fJ/conv. steps, 0.13mm2, Zero-Static Power, Self-Timed Capacitance to Digital Converter. Authors: Tuan Minh Vo, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa. SSDM Conference 2009. No: C-2-4. Pages: 78-79. Year 2009. (Mar 26 2014 5:07PM)
[12]Article: Asynchronous Differential Capacitance-to-Digital Converter for Capacitive Sensors. Authors: Tuan Minh Vo, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa
walgreens pharmacy coupon link promo codes walgreens
. Workshop on Synthesis And System Integration of Mixed Information technologies. No: 15th. Pages: 456 - 461. Year 2009. (Mar 26 2014 5:14PM)
[13]Article: Design of Low-Power Medical Devices. Authors: Kenichi Mastunaga, Tuan Minh Vo, Satoshi Furuya, Takashi Kurashina, Akira Matsuzawa. IEICE technical report. No: 108 (347). Pages: 55 - 57. Year 2008. (Sep 3 2019 12:17PM)
  
 Sách và giáo trình
(Jan 26 2022 9:58PM)
[1]Lý thuyết Mạch điện tử 2 Chủ biên: Võ Tuấn Minh. Đồng tác giả: Huỳnh Thanh Tùng, Ngô Minh Trí, Lê Thị Phương Mai, Nguyễn Thị Hồng Yến. Nơi XB: NXB Khoa học và Kỹ thuật. Năm 2022.
  
 Giải thưởng khoa học, phát minh và sáng chế
SttTênLĩnh vựcNăm nhậnSốNơi cấp
[1] Best Paper Award

 Kỹ thuật

 2022

 

 IEEE 9th International Conference on Communications and Electronics (ICCE)

[2] Best Paper Award

 Kỹ thuật

 2019

 

 IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics (PrimeAsia)

[3] Disk library device

 Kỹ thuật

 2013

 JP2013097849A

 Japan

[4] Library device

 Kỹ thuật

 2013

 JP2013149335A

 Japan

[5] Giải xuất sắc về thuyết minh áp phích Lĩnh vực Thiết bị và Mạch tích hợp (Dành cho sinh viên)

 Kỹ thuật

 2009

 

 Institute of Electronics, Information and Communication Engineers (IEICE)

[6] Third Prize, Student Paper Contest

 Kỹ thuật

 2008

 

 IEEE Tokyo Institute of Technology Student Branch

  
 Các học phần và môn giảng dạy
SttTên mônNăm bắt đầuĐối tượngNơi dạy
[1]Thiết kế vi mạch
Ngành: Kỹ thuật điện tử viễn thông
 2019 Sinh viên  Khoa Điện tử Viễn thông, trường Đại học Bách khoa - Đại học Đà nẵng
[2]Lý thuyết mạch điện tử 2
Ngành: Kỹ thuật điện tử viễn thông
 2014 Sinh viên  Khoa Điện tử - Viễn thông, Đại học Bách khoa
  
 Thông tin khác
  https://scholar.google.it/citations?user=amLlfzsAAAAJ&hl=en
  
© Đại học Đà Nẵng
 
 
Địa chỉ: 41 Lê Duẩn Thành phố Đà Nẵng
Điện thoại: (84) 0236 3822 041 ; Email: dhdn@ac.udn.vn